Register Transfer Oct 6, 2024 Register transfer ํํ๊ธฐ๋์ ๋ฐฐ์ธ๊ฒ ๋ ์ง์คํฐ ์ข ๋ฅ์ ์ฐ์ (ํ๋์จ์ด) ์ํ์ค (์ํํธ์จ์ด) ์ปจํธ๋กค (์ปจํธ๋กค) Block Diagram of Register AR (Address Register) DR(Data Register) or BR(Buffer Register) IR(Instruction Register) PC(Program Counter) R0 ~ R15 or A ~ H. RTL, Basic symbols for register transfer Register-transfer level ํ๋์จ์ด ๋ ์ง์คํฐ ๊ฐ์ ๋์งํธ ์ ํธ ํ๋ฆ๊ณผ ํด๋น ์ ํธ์ ๋ํด ์ํ๋๋ ๋ ผ๋ฆฌ ์ฐ์ฐ ์ธก๋ฉด์์ ๋๊ธฐ์ ๋์งํธ ํ๋ก๋ฅผ ๋ชจ๋ธ๋งํ๋ ์ค๊ณ ์ถ์ํ์ ๋๋ค. Symbol: Microoperation์ ํ์ฉํ ๋ฐ์ดํฐ์ ์ด๋์ ๋ํ๋. (ex) A <- B B๋ผ๋ ๋ ์ง์คํฐ์์ A๋ ์ง์คํฐ๋ก ๋ฐ์ดํฐ๋ฅผ ์ฎ๊ฒจ๋ผ! โ,โ : at the same time ๋์์ ์ํํ๋ผ. : ์ง์ ๋ ๋ฉ๋ชจ๋ฆฌ์ ์ฃผ์ (ex) DR <- M[AR] ๋ฉ๋ชจ๋ฆฌ ์์ AR์ด๋ผ๋ ์ฃผ์์ ์๋ ๋ฐ์ดํฐ๋ฅผ DR์ ์ฎ๊ธด๋ค. P : R2 <- R1 P ์กฐ๊ฑด์ ๋ง์กฑํ๋ฉด! Controlํ๋ค๋ ๋ป. If (P=1) then R2 <- R1 T๊ฐ 1์ผ๋ R1๊ณผ R2๋ฅผ ์ค์ํํ๋ผ! BUS A set of common lines Bus types: Address bus Data bus Control bus ๋ฒ์ค ์์ ๊ทธ๋ฆผ (์ฑ ์ฐธ๊ณ : Computer System Architecture - Morris Mano) DR <- AC, AC <- DR ์ด๋ ๋ฒ์ค๋ ๋๊ฐ ์ก์๊น? Bypass๋ผ๊ณ , DR์์ AC๋ก ์ด์ด์ง๋ ๋ผ์ธ ๋๋ฌธ์ ๋์์ํฉ์ผ๋ AC๊ฐ ๋ฒ์ค๋ฅผ ์ก์์ผํจ.